近期，上海、江蘇等地宣布，將大力加碼人工智能（AI）、電子設(shè)計(jì)自動(dòng)化（EDA）工具，希望突破瓶頸并搶占技術(shù)高地。

今年8月，上海臨港新區(qū)的“滴水湖AI創(chuàng)新港”宣布啟動(dòng)，并發(fā)表2022～2025年的臨港片區(qū)AI產(chǎn)業(yè)行動(dòng)方案，預(yù)計(jì)要用三年時(shí)間，匯聚AI人才2萬(wàn)～3萬(wàn)人，匯集企業(yè)500家，將產(chǎn)業(yè)規(guī)模提升至500億元人民幣。

該行動(dòng)方案顯示，將從核心基礎(chǔ)能力、關(guān)鍵系統(tǒng)零件研發(fā)突破、高階智慧終端、應(yīng)用場(chǎng)景等面向突破，目前規(guī)劃最具體的是自駕汽車領(lǐng)域，包括相關(guān)軟體、晶片、智慧網(wǎng)聯(lián)汽車系統(tǒng)及自駕場(chǎng)景部署。

江蘇省工信廳副廳長(zhǎng)池宇也表示，2022上半年江蘇省積體電路產(chǎn)業(yè)主營(yíng)業(yè)務(wù)企業(yè)總產(chǎn)值年增10.5％，達(dá)到1350億元，目前南京EDA創(chuàng)新中心已經(jīng)上報(bào)到中國(guó)科技部，這是中國(guó)首個(gè)上報(bào)到科技部的EDA創(chuàng)新中心。

EDA工具是集成電路行業(yè)的必備工具，貫穿于IC設(shè)計(jì)、制造、封測(cè)等環(huán)節(jié)。

EDA軟件行業(yè)流傳著這么一句話：“誰(shuí)掌握了EDA的話語(yǔ)權(quán)，誰(shuí)就掌握了集成電路的命門，誰(shuí)就可以對(duì)芯片行業(yè)的后來(lái)者降維打擊�！笨梢哉f(shuō)，沒(méi)有EDA軟件，則芯片設(shè)計(jì)亦無(wú)從談起。

中美科技摩擦加劇，EDA軟件成為美國(guó)對(duì)華科技封鎖的武器。長(zhǎng)城戰(zhàn)略咨詢最新研究指出，AI芯片和各類智能設(shè)備應(yīng)用，是目前人工智能領(lǐng)域增長(zhǎng)最為迅速的賽道之一，人工智能領(lǐng)域新物種企業(yè)數(shù)量和所獲融資從下端應(yīng)用，逐步向上游GPU芯片、EDA等更關(guān)鍵的領(lǐng)域發(fā)展。

【AI for EDA是未來(lái)的發(fā)展趨勢(shì)，全球領(lǐng)先EDA廠商已布局AI】

在芯片設(shè)計(jì)的過(guò)程中，確定芯片Block布局是最復(fù)雜的階段，核心目標(biāo)是使功率、性能和面積最即小化，即PPA（Power、Performance and Area）最小化。

隨著人工智能算法的突破，使得人工智能輔助芯片設(shè)計(jì)（AI for EDA）的技術(shù)路線獲得了廣泛的關(guān)注，有研究表明，AI用機(jī)器學(xué)習(xí)的方式快速給出最優(yōu)的布局方案，大幅縮短芯片設(shè)計(jì)所需時(shí)間。

2021年谷歌在Nature發(fā)表了題為“A graph placement methodology for fast chip design”的論文，提出了利用強(qiáng)化學(xué)習(xí)來(lái)優(yōu)化芯片設(shè)計(jì)中的宏模塊布局（Macro placement）。

谷歌提出的強(qiáng)化學(xué)習(xí)優(yōu)化宏模塊布局算法

如上圖所示，其主要思路是將芯片版圖看作圍棋棋盤，將宏模塊看作棋子，通過(guò)在1萬(wàn)個(gè)內(nèi)部數(shù)據(jù)樣本上預(yù)訓(xùn)練，并對(duì)每個(gè)新設(shè)計(jì)進(jìn)行約6小時(shí)的finetune，最終在谷歌的TPU芯片設(shè)計(jì)上超越了傳統(tǒng)EDA工具的布局方案，實(shí)現(xiàn)了更好的性能、更低的功耗和面積。

據(jù)了解，全球領(lǐng)先EDA廠商均已布局AI，利用AI助力實(shí)現(xiàn)高精度設(shè)計(jì)，提升設(shè)計(jì)效率。

Synopsys在2020年3月12日推出了業(yè)界首個(gè)用于芯片設(shè)計(jì)的自主人工智能應(yīng)用程序——DSO.ai，DSO指設(shè)計(jì)空間優(yōu)化（Design Space Optimization），這是EDA行業(yè)首次將AI應(yīng)用于非常復(fù)雜的設(shè)計(jì)任務(wù)中的產(chǎn)品。

Cadence在2020年3月18日發(fā)布了新版Cadence數(shù)字全流程。

半導(dǎo)體制造中，隨著設(shè)計(jì)尺寸的不斷縮小，光的衍射效應(yīng)愈發(fā)明顯，因此設(shè)計(jì)圖形可能產(chǎn)生光學(xué)影像退化，使得光刻后的實(shí)際圖形與設(shè)計(jì)不一致，Mentor創(chuàng)新性的運(yùn)用MLOPC技術(shù)修正光學(xué)臨近效應(yīng)。

【北京大學(xué)發(fā)布首個(gè)面向芯片設(shè)計(jì)的AI for EDA開源數(shù)據(jù)集】

由此可見，AI for EDA是未來(lái)的發(fā)展趨勢(shì)。由于訓(xùn)練機(jī)器學(xué)習(xí)模型需要大量數(shù)據(jù)，而在EDA領(lǐng)域中缺乏針對(duì)AI for EDA任務(wù)的開源數(shù)據(jù)集，導(dǎo)致大多數(shù)研究都只能制作小規(guī)模內(nèi)部數(shù)據(jù)集來(lái)完成對(duì)方法的驗(yàn)證，難以充分驗(yàn)證機(jī)器學(xué)習(xí)模型的泛化能力，也無(wú)法充分利用不同數(shù)據(jù)集之間的知識(shí)遷移能力。

針對(duì)上述問(wèn)題，北京大學(xué)黃如院士團(tuán)隊(duì)的林亦波研究員、王潤(rùn)聲教授等創(chuàng)建了首個(gè)致力于芯片設(shè)計(jì)AI for EDA應(yīng)用的開源數(shù)據(jù)集——CircuitNet，包含1萬(wàn)以上的數(shù)據(jù)樣本，涵蓋從實(shí)際制造工藝PDK下數(shù)字設(shè)計(jì)流程不同階段中提取到的各類特征。

它有四個(gè)突出特征：一是大規(guī)模，包含1萬(wàn)以上的數(shù)據(jù)樣本，每一份樣本都來(lái)自于實(shí)際工藝PDK一次完整的商業(yè)EDA工具設(shè)計(jì)流程；二是多樣性，覆蓋實(shí)際設(shè)計(jì)中的不同情況與需求；三是多任務(wù)，數(shù)據(jù)集目前已支持3個(gè)常見的預(yù)測(cè)任務(wù)，并通過(guò)復(fù)現(xiàn)近期的論文進(jìn)行了驗(yàn)證；四是標(biāo)準(zhǔn)化，數(shù)據(jù)經(jīng)過(guò)預(yù)處理和脫敏，可通過(guò)Python腳本直接加載。

“CircuitNet數(shù)據(jù)集為芯片設(shè)計(jì)自動(dòng)化流程中的機(jī)器學(xué)習(xí)任務(wù)提供數(shù)據(jù)支持，每個(gè)數(shù)據(jù)樣本包括芯片設(shè)計(jì)流程各個(gè)環(huán)節(jié)的特征和性能標(biāo)簽，可以用來(lái)訓(xùn)練機(jī)器學(xué)習(xí)模型�！绷忠嗖ㄑa(bǔ)充說(shuō)，“但需要澄清一下，我們發(fā)布的是一個(gè)數(shù)據(jù)集，類似于計(jì)算機(jī)視覺(jué)領(lǐng)域的ImageNet數(shù)據(jù)集，用來(lái)幫助產(chǎn)業(yè)界和學(xué)術(shù)界探索AI for EDA技術(shù)，我們也提供了一些機(jī)器學(xué)習(xí)任務(wù)的應(yīng)用演示用來(lái)驗(yàn)證數(shù)據(jù)集的有效性，但并非一個(gè)EDA軟件。目前國(guó)內(nèi)外并沒(méi)有專門針對(duì)AI for EDA的開源數(shù)據(jù)集，我們希望CircuitNet可以為該方向的研究提供數(shù)據(jù)支持，推進(jìn)該方向進(jìn)一步發(fā)展。下一步，北大團(tuán)隊(duì)將增加先進(jìn)工藝節(jié)點(diǎn)和大規(guī)模電路設(shè)計(jì)的數(shù)據(jù)樣本，以拓展數(shù)據(jù)集的規(guī)模、多樣性和先進(jìn)性�！�

此外，北京大學(xué)集成電路學(xué)院成立了國(guó)內(nèi)高校首個(gè)聚焦于EDA技術(shù)的“設(shè)計(jì)自動(dòng)化與計(jì)算系統(tǒng)系”，教學(xué)科研內(nèi)容涵蓋了從器件級(jí)、芯片級(jí)到系統(tǒng)級(jí)的完整EDA技術(shù)鏈條，將持續(xù)為我國(guó)EDA產(chǎn)業(yè)輸送高端人才。