隨著AI 技術(shù)尤其是大語言模型的快速發(fā)展，AI 算力需求呈爆發(fā)式增長(zhǎng)。OpenAI 測(cè)算顯示，全球 AI 訓(xùn)練算力需求每 3.4 個(gè)月翻一番，2012 年以來已增長(zhǎng)超 500,000 倍。這種迅猛的增長(zhǎng)態(tài)勢(shì)對(duì)數(shù)據(jù)中心的算力和數(shù)據(jù)傳輸能力帶來了前所未有的挑戰(zhàn)。數(shù)據(jù)中心作為 AI 算力的承載核心，需要處理海量的數(shù)據(jù)，這使得其內(nèi)部的數(shù)據(jù)流量呈指數(shù)級(jí)增長(zhǎng)。例如，大規(guī)模的 AI 訓(xùn)練集群中，服務(wù)器之間需要頻繁地交換大量的數(shù)據(jù)，以支持模型的訓(xùn)練和優(yōu)化。傳統(tǒng)的數(shù)據(jù)傳輸方式在面對(duì)如此巨大的數(shù)據(jù)流量時(shí)，逐漸顯露出其局限性。

光模塊作為數(shù)據(jù)中心中實(shí)現(xiàn)光電信號(hào)轉(zhuǎn)換的關(guān)鍵組件，其性能直接影響著數(shù)據(jù)傳輸?shù)乃俾�、容量和效率�?/span>在高算力需求的背景下，傳統(tǒng)光模塊面臨著諸多挑戰(zhàn)。

隨著數(shù)據(jù)量的不斷增加，對(duì)光模塊的傳輸速率要求越來越高。從早期的10G、25G，到如今的 100G、400G，甚至向 1.6T 及更高速率邁進(jìn)，傳統(tǒng)光模塊在提升速率方面遇到了技術(shù)瓶頸。其次，高速率傳輸帶來的高功耗問題也日益突出。高功耗不僅增加了數(shù)據(jù)中心的運(yùn)營成本，還對(duì)散熱系統(tǒng)提出了更高的要求，增加了數(shù)據(jù)中心的建設(shè)和維護(hù)難度。此外，傳統(tǒng)光模塊在尺寸和集成度方面也難以滿足數(shù)據(jù)中心日益緊湊的布局需求。為了應(yīng)對(duì)這些挑戰(zhàn)，共封裝光學(xué)（CPO）技術(shù)應(yīng)運(yùn)而生。

01優(yōu)勢(shì)亮眼，短板也明顯

CPO其核心在于將光引擎與交換芯片通過先進(jìn)的封裝技術(shù)集成在同一基板上。在傳統(tǒng)的可插拔光模塊方案中，光模塊通過可插拔接口與交換機(jī)的印刷電路板（PCB）相連，電信號(hào)需要經(jīng)過數(shù)厘米長(zhǎng)的 PCB 走線才能到達(dá)光模塊進(jìn)行光電轉(zhuǎn)換。這一過程中，電信號(hào)會(huì)受到 PCB 走線的電阻、電容和電感等因素的影響，導(dǎo)致信號(hào)衰減、失真和延遲增加。而 CPO 技術(shù)通過將光引擎與交換芯片緊密集成，極大地縮短了電信號(hào)在芯片和光引擎之間的傳輸距離，通常可將傳輸距離縮短至毫米級(jí)。這種短距離的傳輸方式能夠有效減少信號(hào)在傳輸過程中的損耗和干擾，提高信號(hào)的完整性和傳輸質(zhì)量。

但其目前也存在著一些短板。

技術(shù)上還不夠成熟，導(dǎo)致成本一直下不來，這是個(gè)大問題�，F(xiàn)在產(chǎn)業(yè)鏈還有不少難關(guān)要過：臺(tái)積電的硅光晶圓良率才 65%，光迅科技測(cè)試發(fā)現(xiàn)，CPO 模塊端到端的耦合損耗波動(dòng)有 ±2dB，比可插拔模塊的 ±0.5dB 差遠(yuǎn)了。這些技術(shù)問題直接讓單個(gè)模塊的生產(chǎn)成本比老方案高 3-5 倍，1.6T 端口的 CPO 方案總成本要 2800 美元一個(gè)端口，是可插拔模塊的 2.3 倍。就算以后量產(chǎn)規(guī)模上去了，想把成本差距縮小，估計(jì)也得 3-5 年。

運(yùn)維方面的變化也是個(gè)麻煩事。因?yàn)椴荒芟駛鹘y(tǒng)光模塊那樣隨便插拔，CPO 模塊少了即插即用的方便。Facebook 模擬測(cè)試過，用 CPO 架構(gòu)的話，得多配 30% 的冗余交換芯片來應(yīng)對(duì)故障，這樣一來，總體成本就得多花 18%。思科也研究過，CPO 模塊壞了，平均要 72 小時(shí)才能修好，是可插拔模塊的 6 倍。對(duì)于那些要求 99.999% 可用性的金融數(shù)據(jù)中心來說，這是致命的問題，搞不好一小時(shí)就得損失幾十萬美元。

還有就是行業(yè)標(biāo)準(zhǔn)太亂，也拖慢了 CPO 產(chǎn)業(yè)化的腳步。現(xiàn)在 CPO 領(lǐng)域有 COBO、OIF、OpenEye 等好幾個(gè)標(biāo)準(zhǔn)陣營，封裝尺寸從 35mm×35mm 到 58mm×58mm 不等，供電規(guī)范從 3.3V 到 12V 都有，熱管理方案里液冷占比也從 30% 到 100% 不一樣。這種混亂讓設(shè)備商十分頭疼，得為不同方案開發(fā)適配接口，研發(fā)成本平白多了 40% 以上。比如有頭部交換機(jī)廠商，為了兼容三種主流標(biāo)準(zhǔn)，光測(cè)試環(huán)節(jié)就多花了 2000 萬美元，這顯然會(huì)拖慢技術(shù)落地的速度。

02誰在主導(dǎo)CPO？

在 CPO 技術(shù)的研發(fā)和應(yīng)用方面，眾多行業(yè)巨頭積極布局，發(fā)揮著引領(lǐng)作用。

AMD 與 Ranovus 的合作始于 CPO 技術(shù)的早期探索。2020 年 OFC 上，Ranovus 首次展示了基于多波長(zhǎng)量子點(diǎn)激光器（QDL）和磁共振器技術(shù)的 Odin 系列硅光子學(xué)引擎，其功耗和成本較當(dāng)時(shí)的替代方案顯著降低。2021 年，Ranovus 推出第二代 CPO 光學(xué)引擎，采用模擬驅(qū)動(dòng)方法消除重定時(shí)器需求，進(jìn)一步優(yōu)化成本與功耗，并將相關(guān)元件集成到單個(gè)電子光子 IC 中。2022 年，雙方合作展示了 Xilinx Versal 自適應(yīng)計(jì)算加速平臺(tái)的 CPO 實(shí)現(xiàn)，利用 Odin 800-Gbps CPO 2.0 技術(shù)，簡(jiǎn)化電路板布線并降低功耗。到 2023 年 OFC，兩家公司又演示了 Versal 自適應(yīng) SoC 與 Odin 800G 直接驅(qū)動(dòng)光學(xué)引擎及第三方模塊的互操作性，其光學(xué)引擎基于 GlobalFoundries 的硅光子平臺(tái)構(gòu)建，為超大規(guī)模數(shù)據(jù)中心的 AI/ML 工作負(fù)載提供了靈活且低功耗的解決方案。

博通則積極推動(dòng) CPO 技術(shù)從交換機(jī)側(cè)向服務(wù)器側(cè)滲透。2021 年，博通提前宣布了配備 CPO 光學(xué)器件的下一代交換芯片系列，包括計(jì)劃于 2022 年底上市的 25.6Tb Humboldt 和后續(xù)的 51.2T Bailly，并提及與 CPU、GPU 共同封裝的未來規(guī)劃。2023 年 OFC 上，博通展示了基于 Tomahawk5 的 51.2T Bailly CPO 原型系統(tǒng)和基于 Tomahawk4 的 25.6T Humboldt CPO 系統(tǒng)，其全 CMOS EIC 集成了低功耗 TIA 和光學(xué) MUX/DEMUX，將光引擎帶寬提升至 6.4T，顯著降低光互連功率。2024 年 3 月，博通向客戶交付了業(yè)界首臺(tái) 51.2T CPO 以太網(wǎng)交換機(jī)，集成 8 個(gè) 6.4Tbps 硅光子學(xué)光學(xué)引擎與 Tomahawk 5 交換芯片，功耗較可插拔光模塊解決方案大幅降低，未來還計(jì)劃將 CPO 技術(shù)拓展至算力芯片，追求更高帶寬。

思科對(duì) CPO 技術(shù)的落地節(jié)奏有著明確判斷，認(rèn)為其三大支柱在于移除部分 DSP 以節(jié)省電力、采用遠(yuǎn)程光源和依托生產(chǎn)驗(yàn)證的硅光子學(xué)平臺(tái)，這些創(chuàng)新可將連接所需功率降低最多 50%，使固定系統(tǒng)總功率降低 25-30%。2023 年 OFC 上，思科的 CPO 演示展現(xiàn)了關(guān)鍵技術(shù)優(yōu)勢(shì)，其在硅光子學(xué) IC 上實(shí)現(xiàn)了 400G FR4 所需的多路復(fù)用 / 解復(fù)用器，解決了光學(xué)元件小型化難題，能支持多種數(shù)據(jù)中心光學(xué)器件類型。思科預(yù)計(jì)，CPO 的試用部署將與 51.2Tb 交換周期同步，在 101.2Tb 交換周期實(shí)現(xiàn)更大規(guī)模應(yīng)用。

IBM 與 Finisar 合作開發(fā)的 MOTION 項(xiàng)目，以獨(dú)特的激光光源 2:1 冗余備份設(shè)計(jì)為亮點(diǎn)，適用于 LGA 及焊接式組裝，旨在提升系統(tǒng)整體可靠性，與博通采用的外置可插拔光源方案形成差異。

英特爾自 2020 年起布局 CPO，以光計(jì)算互連（OCI）為最終目標(biāo)。憑借在硅光子學(xué)領(lǐng)域的深厚積累，英特爾專注于可插拔光收發(fā)器和微環(huán)調(diào)制器技術(shù)研發(fā)，并利用自身獨(dú)特的硅光子學(xué)工藝平臺(tái)開發(fā)基于微環(huán)調(diào)制器的 CPO 系統(tǒng)。

Marvell 的 CPO 技術(shù)平臺(tái)兼顧可插拔與共封裝需求。2022 年 OFC 上，其第一代云優(yōu)化 CPO 平臺(tái)亮相，整合 2.5D/3D 高度集成硅光子學(xué)元件，包括激光器、TIA、驅(qū)動(dòng)器及 PAM4 DSP，為 51.2T 交換機(jī)的 3.2T CPO 平臺(tái)奠定基礎(chǔ)。2023 年，Marvell 展示的新型每通道 200G 硅光子學(xué)光引擎，集成數(shù)百個(gè)組件，可靈活作為可插拔光學(xué)模塊或 CPO 光學(xué)解決方案。

英偉達(dá)作為 GPU 領(lǐng)域領(lǐng)導(dǎo)者，同時(shí)布局交換機(jī)側(cè)及 GPU 側(cè) CPO。其首席科學(xué)家 Bill Dally 在 2022 年 OFC 演講中，詳細(xì)闡述了采用密集波分復(fù)用（DWDM）的共封裝光學(xué)器件目標(biāo)，以及利用硅光子學(xué)交叉連接不同機(jī)架 GPU 計(jì)算引擎的構(gòu)想。英偉達(dá)與 AyarLabs 合作，致力于開發(fā)高帶寬、低延遲、超低功耗的光互連技術(shù)，以支持 AI/ML 架構(gòu)的橫向擴(kuò)展，應(yīng)對(duì)數(shù)據(jù)量快速增長(zhǎng)的需求。

臺(tái)積電則通過推出 COUPE 光學(xué)平臺(tái)布局 CPO 領(lǐng)域。在 2024 年北美技術(shù)研討會(huì)上，臺(tái)積電介紹了基于硅光子的解決方案，目標(biāo)是實(shí)現(xiàn)高達(dá) 12.8 Tbps 的帶寬。其 COUPE 引擎采用 SoIC-X 封裝技術(shù)，將 65nm 電子集成電路（EIC）與光子集成電路（PIC）結(jié)合，憑借低阻抗的 SoIC-X 互連實(shí)現(xiàn)高效用電，為數(shù)據(jù)中心未來的高帶寬需求提供關(guān)鍵技術(shù)支撐。

03棋逢對(duì)手

面對(duì) CPO 技術(shù)的競(jìng)爭(zhēng)，傳統(tǒng)可插拔模塊也在不斷創(chuàng)新，以提升自身性能。

在速率突破層面，可插拔模塊通過高階調(diào)制與集成技術(shù)的協(xié)同，穩(wěn)步向 1.6T 及以上速率演進(jìn)。16QAM 等調(diào)制方式提升單波長(zhǎng)數(shù)據(jù)密度，硅光子集成技術(shù)將光引擎尺寸壓縮至標(biāo)準(zhǔn)封裝范圍內(nèi)，使模塊在保持 2km 級(jí)跨機(jī)架傳輸能力的同時(shí)，無需對(duì)現(xiàn)有數(shù)據(jù)中心的物理布線架構(gòu)進(jìn)行改造。這種技術(shù)路徑的核心在于，在不打破成熟封裝標(biāo)準(zhǔn)的前提下實(shí)現(xiàn)速率躍遷，其背后是對(duì)存量數(shù)據(jù)中心升級(jí)成本的精準(zhǔn)控制 —— 避免因架構(gòu)重構(gòu)導(dǎo)致的額外投入，這對(duì)于中大型數(shù)據(jù)中心的平滑過渡具有不可替代的價(jià)值。

功耗優(yōu)化的邏輯則體現(xiàn)了技術(shù)選擇的務(wù)實(shí)性。不同于 CPO 通過縮短電信號(hào)路徑實(shí)現(xiàn)的極致降耗，可插拔模塊聚焦于現(xiàn)有架構(gòu)下的能效提升：通過動(dòng)態(tài)功率管理算法匹配數(shù)據(jù)流量波動(dòng)，新型低熱阻封裝材料降低熱耗散損耗，配合低功耗激光器驅(qū)動(dòng)電路設(shè)計(jì)，在中短距離傳輸場(chǎng)景中實(shí)現(xiàn)單位帶寬功耗的階梯式下降。這種優(yōu)化雖未觸及傳輸距離的物理限制，卻在技術(shù)成熟度與能效比之間找到了平衡，尤其適合對(duì)改造成本敏感的規(guī)�；�部署場(chǎng)景。

未來，這兩種技術(shù)并非“非此即彼” 的替代關(guān)系，而是將在數(shù)據(jù)中心的 “層級(jí)化網(wǎng)絡(luò)” 中各司其職：CPO 憑借低延遲、高集成優(yōu)勢(shì)，主導(dǎo)機(jī)架內(nèi)部的高密度互聯(lián)；可插拔模塊則依托靈活性與兼容性，覆蓋跨機(jī)架、跨機(jī)房的中遠(yuǎn)距離傳輸。這種 “分層共存” 的格局，將推動(dòng)光互連技術(shù)向更細(xì)分、更高效的方向演進(jìn)。

同時(shí)，為了兼顧可維護(hù)性和能效提升，一些混合架構(gòu)方案開始興起。英偉達(dá)在Grace Hopper 超算中采用的 “可插拔 CPO” 架構(gòu)頗具啟示，通過標(biāo)準(zhǔn)化光電接口，實(shí)現(xiàn)光引擎與交換芯片的物理分離但電氣直連。這種設(shè)計(jì)在保持可維護(hù)性的同時(shí)，將能效提升至 2.1pJ/bit，為技術(shù)過渡提供了新思路。這種混合架構(gòu)方案在一定程度上融合了可插拔模塊和 CPO 的優(yōu)勢(shì)，可能會(huì)在未來的市場(chǎng)中占據(jù)一席之地。

04結(jié)語

在這場(chǎng)“量變”引發(fā)“質(zhì)變”的技術(shù)革命中，共封裝光學(xué)（CPO）技術(shù)憑借其在傳輸速率、功耗及集成度方面的巨大潛力，無疑成為了萬眾矚目的焦點(diǎn)。

然而，正如本文所闡述的，CPO技術(shù)的產(chǎn)業(yè)化之路并非一片坦途，其在技術(shù)成熟度、成本控制、運(yùn)維模式以及行業(yè)標(biāo)準(zhǔn)統(tǒng)一等方面仍面臨嚴(yán)峻挑戰(zhàn)。硅光晶圓良率、耦合損耗控制、高昂的初期投入、復(fù)雜的故障維護(hù)以及標(biāo)準(zhǔn)的混亂，都是橫亙?cè)贑PO大規(guī)模商用化面前的“攔路虎”。這些挑戰(zhàn)意味著CPO的全面普及可能還需要3-5年甚至更長(zhǎng)時(shí)間的技術(shù)攻堅(jiān)與產(chǎn)業(yè)鏈協(xié)同。

       原文標(biāo)題 : 被捧高的CPO，沒那么神